【媒体界】11月20日消息，据韩国媒体Joongang.co.kr报道，SK海力士近日启动了逻辑半导体(如CPU和GPU)设计人员的招聘，计划通过3D堆叠技术将HBM4直接集成在芯片上。
有报道称，SK海力士正在与多家半导体公司进行讨论，其中包括Nvidia，关于其HBM4集成设计方法。外界普遍认为，Nvidia和SK海力士极有可能共同设计这种集成芯片，并通过台积电进行代工。预计通过台积电的晶圆键合技术，SK海力士的HBM4芯片将堆叠在逻辑芯片上。为了实现内存芯片和逻辑芯片的协同，联合设计势在必行。
成功实现这一技术创新可能会对整个行业的运作方式产生深远影响，不仅改变逻辑和存储新芯片的互连方式，还将影响它们的制造方式。
目前，HBM堆叠主要是通过放置在CPU或GPU旁边的中介层，并使用1024bit接口连接到逻辑芯片来实现的。SK海力士的目标是通过将HBM4直接堆叠在逻辑芯片上，完全消除中介层的存在。
这种方法在某种程度上类似于AMD的3D V-Cache堆叠，后者直接将L3 SRAM缓存封装在CPU芯片上，而采用HBM则可以实现更高的容量，且成本更为经济(尽管HBM速度较慢)。
业界目前面临的主要问题之一是HBM4需要采用2048bit接口，导致中介层变得非常复杂且昂贵。因此，将内存和逻辑芯片堆叠在一起对于经济效益来说是可行的，但同时也提出了散热的新挑战。
现代逻辑芯片，如Nvidia H100，由于搭载大容量的HBM3内存，带来了庞大的VRAM带宽，但也产生了数百瓦的热能。为了为逻辑和内存封装提供有效的散热，可能需要采用复杂的方法，甚至考虑液冷和/或浸没式散热。
韩国科学技术院电气与电子工程系的教授金正镐表示，“如果在两到三代之后解决了散热问题，HBM和GPU将能够像一体一样运作，无需中介层”。
一位业内人士告诉Joongang，“在未来10年内，半导体的‘游戏规则’可能会发生变化，存储器和逻辑半导体之间的区别可能会变得微不足道”。
