在近期举办的欧洲开放创新平台（OIP）论坛上，台积电宣布了一项雄心勃勃的技术规划，旨在进一步推动半导体封装技术的边界。据悉，该公司计划在2027年推出一款名为“Super Carrier”的超大尺寸晶圆级封装（CoWoS）技术，该技术预计将实现光罩尺寸的大幅跃升，达到现有尺寸的9倍之多，并支持最多12个HBM4内存堆叠。
台积电一直以来都是半导体工艺技术创新的引领者，每年都会推出新技术以满足客户对功耗、性能和面积（PPA）的不断改进需求。然而，随着高性能计算领域的快速发展，即便是当前最先进的EUV光刻工具所支持的光罩尺寸（858平方毫米），也已逐渐难以满足部分高端客户的需求。
为了应对这一挑战，台积电早在2016年就推出了初代CoWoS封装方案，该方案在当时已经能够支持约1.5倍的光罩尺寸。经过多年的技术迭代和升级，如今的CoWoS技术已经能够支持3.3倍的光罩尺寸，并成功封装了8个HBM3堆栈。这一显著的进步不仅提升了芯片的集成度和性能，也为高端计算应用提供了更为强大的支持。
在此基础上，台积电再次迈出了重要一步。根据公司的规划，在2025至2026年期间，他们将进一步升级CoWoS技术，使其能够支持5.5倍的光罩尺寸，并达到最高12个HBM4内存堆叠的封装能力。这一技术的实现，将再次刷新半导体封装技术的记录，为未来的高性能计算应用提供更加坚实的基础。
而到了2027年，台积电更是计划推出其“Super Carrier”超大尺寸CoWoS封装方案。这一方案将实现光罩尺寸的9倍增长，为芯粒和内存提供高达7722平方毫米的广阔空间。这一技术的推出，无疑将再次引领半导体封装技术的发展潮流，为未来的芯片设计和制造带来前所未有的可能性。
