近日，日本高端芯片制造商Rapidus宣布了一项重大合作进展，与全球领先的电子设计自动化（EDA）及半导体知识产权（IP）企业Cadence楷登电子达成了全面合作协议。此次合作的核心聚焦于2纳米（nm）GAA BSPDN制程技术，这是Rapidus首次公开提及的背面供电工艺。
BSPDN技术被视为半导体制造领域的一次革命性突破，它通过将芯片的供电结构从传统的晶圆正面转移到背面，大大简化了供电路径，并有效减少了电力路径对信号传输的干扰，从而实现了平台整体电压与功耗的显著降低。这一创新对于提升芯片性能和效率具有重要意义。
值得注意的是，Rapidus并非唯一一家布局BSPDN技术的芯片制造商。在此之前，全球三大先进制程企业——英特尔、台积电和三星电子，均已明确规划了各自的BSPDN节点。其中，英特尔计划在2025年推出Intel 18A制程，台积电则将于2026年下半年推出A16制程，而三星电子的SF2Z制程则预计于2027年实现量产。
除了2nm GAA BSPDN制程的合作外，Rapidus与Cadence还将在AI驱动参考设计流程构建方面展开深入合作。Cadence将提供包括HBM4、PCIe 7.0、224G SerDes等在内的先进IP组合，这些IP将被纳入Rapidus为客户提供的“定制化服务菜单”中，以满足客户多样化的需求。
Rapidus的首席执行官小池淳义对此次合作表示高度赞赏：“与Cadence在2nm BSPDN技术上的携手合作，使我们站在了半导体创新的前沿，这标志着我们在性能和效率方面实现了重大飞跃。通过结合双方的专业知识，我们期待为共同客户和整个行业制定新的技术标准，并创造变革性的解决方案。”
Cadence的总裁兼首席执行官Anirudh Devgan同样对合作充满期待：“与Rapidus在2nm GAA BSPDN技术上的广泛合作，充分展示了Cadence AI驱动解决方案在解决实际问题和满足客户需求方面的实力。通过将Cadence先进的接口、存储器IP技术以及参考流程与Rapidus的工艺技术相结合，我们正携手为未来AI基础设施的构建提供坚实的支持。”
Rapidus在同一天还宣布了与另一家EDA和IP库巨头Synopsys的合作，双方将共同减少工艺和PDK变更对IP库的影响，进一步提升芯片设计的效率和准确性。
