长电科技（JCET）近日宣布，其与合作伙伴成功完成了一项关键技术突破——1.5微米小孔径、17微米深度、深宽比达11.3:1的硅通孔（TSV）试制。这一成果标志着企业在晶圆级先进封装与硅基互连领域的技术研发迈入新阶段，为高端芯片集成提供了更精密的解决方案。
此次试制聚焦于深硅刻蚀、孔壁绝缘层沉积、阻挡层与种子层沉积以及铜填充等核心工艺。相较于传统大孔径TSV结构，1.5微米小孔径对工艺精度提出了严苛要求：深硅刻蚀需实现纳米级误差控制，孔壁介质层与金属层需实现无死角覆盖，铜填充过程则需避免空洞等缺陷。长电科技通过优化工艺参数与设备协同，成功攻克了这些技术难点。
该技术的突破进一步拓展了长电科技在晶圆级封装领域的研发边界。企业不仅具备了小孔径、高深宽比TSV的工艺研发与协同验证能力，更为后续打通TSV、再布线（RDL）等关键工艺，探索完整硅中介层（Si Interposer）制备奠定了基础。这一进展将助力企业在先进封装赛道上保持技术领先地位。
从应用场景看，高深宽比TSV技术可重点支撑两类高端封装需求：其一，在3D堆叠集成中，通过在下层晶圆或芯片中制备TSV，实现芯片间垂直方向的电气互联，显著提升集成密度与性能；其二，在硅基互连结构中，结合再布线、微凸点、晶圆级封装等工艺，为2.5D集成、多芯粒互连及高带宽存储（HBM）集成提供关键工艺支持，满足人工智能、高性能计算等领域对芯片互联效率的极致需求。
